工作工房

ルネサス製CPU、RX630でパルスモータ制御基板の設計をしてみました。
図面のサイズはA2なので図面全体を表示することができませんので、部品レベルで表示したいと思います。今回はRX６３０（CPU）を拡大して表示しました。

特徴

■ ルネサスCPU、RX630を搭載　CPU型名：R5F5630DDDFB

ROM：1.5Mバイト、RAM:128Kバイト、内臓EEPROM：32Kバイト

■ 32 ビット RX CPU コア内蔵

 最大動作周波数100MHz、165 DMIPS の性能（100MHz 動作時）

 32 ビット単精度浮動小数点（IEEE754 に準拠）

 2 種類の積和演算器（メモリ間、レジスタ間）

 32 ビット乗算器（最速１クロックで実行）

 除算器（最速２クロックで実行）

 高速割り込み

 5 段パイプラインのCISC ハーバードアーキテクチャ

 可変長命令形式：コードを大幅に短縮

 メモリプロテクションユニット（MPU）対応

 JTAG およびFINE（2 線式）の2 種類のデバッグインタフェースが可能

・ RS232C：２チャンネル搭載

・ EEPROM：２５LC２５６（３２Kバイト）搭載

・ RS４８５通信搭載：基板を最大３２枚接続可能

・ ４軸モーションコントローラ（日本パルスモータ製PCD4641A）搭載

・ サーボモータ制御インターフェイス（Panasonic Eシリーズ）内臓

・ ブラシ式DCモータドライバー（TB６５６８KQ）：４個搭載

・ PMリミット信号：右限、左限、ORGを各４軸、全て積分回路内臓（合計１２個）

・ DCモータリミット信号：右限、左限を各４個、全て積分回路内臓（合計８個）

・ マイクロステップドライバー（SLA7078MPRT）を４個搭載

・ ２相励磁、１－２相励磁、W１－２相励磁、２W１－２相励磁、４W１－２相励磁

・ DC２４V単一電源入力、制御電源３．３V変換内蔵

・ FINE式デバッグインタフェース（１４ピンコネクター）内臓

・ FCNコネクター（富士通）採用、ミスミのFCNインターフェイス端子台



回路全体図面



RX630（CPU)図面