プログラムカウンタと命令レジスタ
2.3.4 プログラムカウンタおよび命令レジスタ
プログラムカウンタと命令レジスタはジャンプ命令実行時にデータの転送が行われることから双方を合わせてテスト回路を構成したものを図2-10に示す.
プログラムカウンタは,ロード機能を持った5ビットのバイナリーカウンタと考えられるので,4ビットのバイナリーカウンタである74LS193を2個用いて5ビット分のみをカウントアップに用い,6ビット目の変化によりリセットをかける構造とした.
ロード信号として,命令レジスタの下位5ビットを接続してある.メモリの番地指定を行うアドレスバスは,フェッチサイクル時にはプログラムカウンタより,実行サイクル時は命令レジスタの下位5ビットより与えられるので,トライステートバッファ(74LS245)により両者を排他的に選択するようになっている.
コントローラからの制御信号によりプログラムカウンタのカウントアップ信号や,ジャンプ命令実行時のアドレスのロードが行われる.
HALT命令は命令レジスタの全ビットが1になったどうかを8入力NANDでハード的に検出するようにしている.

図2-10 プログラムカウンタおよび命令レジスタ