"菜翁が旨"さんのほほ～ぇむ健康ペ～ジ

世界初のｵｰﾙIC製ｺﾝﾋﾟｭｰﾀNEAC2200ﾓﾃﾞﾙ500(ﾃﾞ処ｻ資料)

菜翁が旨さんのほほ～ぇむ健康ペ～ジのサイトマップへ
Homeへ⇔随想集へ


菜翁が旨さんが初版を、千葉県習志野運輸事務所を皮切りに開始が予定されていた、運輸省の自動車登録オンラインシステム（1970年3月、自動車登録検査業務電子情報処理システム (U-SYS) 稼働開始による電算化(wikipedia)）の維持管理を行うＮＴＴ（電電公社）の本社建設局及び施設局の参事官、通研（電気通信研究所：武蔵野）の研究員、三重県の鈴鹿電気通信学園教官などの管理職向けの講義録をまとめなおしたもので、初版以降は、日本電気株式会社データ処理サービス事業部のＣＥ（ユーザ常駐技術者）向けに、ＭＴＴR短縮を目的としてＣＥ訓練向け資料(ＮＥＣ書籍登録番号：EMN-1220)として使用していたものである。

　　　　世界初！ｵｰﾙIC製ｺﾝﾋﾟｭｰﾀ,NEACｼﾘｰｽﾞ2200ﾓﾃﾞﾙ500ﾊｰﾄﾞｳｴｱ概説書

　　　　　　　　　　　　　著者：菜翁が旨さん
　　　　　　　　　　　　　1969年（昭和44年）10月14日初版発行
　　　　　　　　　　　　　日本電気株式会社ﾃﾞｰﾀ処理ｻｰﾋﾞｽ事業部資料(EMN-1220)より抜粋･転載

　本書は大阪大学におけるMAC(Multi Access Computer)(TSS:Time Shearing System)ｼｽﾃﾑ（日本のｺﾝﾋﾟｭｰﾀ：阪大MAC）にみられる如く,大規模ｵﾝﾗｲﾝ･ﾘｱﾙﾀｲﾑ･ｼｽﾃﾑ用として設計され,そして,中央処理装置(CPU)には国産電子計算機で初めて集積回路(IC)を全面的に採用したNEACｼﾘｰｽﾞ2200ﾓﾃﾞﾙ500中央演算処理装置のﾊｰﾄﾞｳｴｱについてその概要説明を行っている。
　本書を読むに当たっては、あらかじめ｢NEACｼﾘｰｽﾞ2200ﾓﾃﾞﾙ500説明書｣(EOI-39563)を読み,理解しておくことが必要である。

　　　目次
1.　概説
2.　ﾓﾃﾞﾙ500の特徴
2.1　ｵﾝﾗｲﾝ･ﾘｱﾙﾀｲﾑ･ｼｽﾃﾑ用として具備している諸機能
　(1）大容量主記憶装置
　　　131K字から524K字まで、131K字単位で増設することが出来る。
　(2）高速処理
　　　論理素子には全てIC(集積回路)を使用している。
　　　主記憶は1.5μsのｻｲｸﾙﾀｲﾑで8字同時に読み出すことにより,1字当たりのｻｲｸﾙﾀｲﾑを見かけ上187.5nsに短縮している。　
　(3）ﾀﾞｲﾅﾐｯｸ･ﾘﾛｹｰｼｮﾝ(Dynamic Relocation)
　　　多重ﾌﾟﾛｸﾞﾗﾑの実行に際しては頻繁にﾛｰﾙｲﾝ･ﾛｰﾙｱｳﾄが行われ,同一ﾌﾟﾛｸﾞﾗﾑがその都度主記憶の異なった領域で実行されるのが通例であり、,これをｿﾌﾄｳｴｱのみで制御することはｼｽﾃﾑの性能低下につながり得策ではない。
　本機ではﾀﾞｲﾅﾐｯｸ･ﾘﾛｹｰｼｮﾝをﾊｰﾄﾞｳｴｱで行うためのBRR(Base Relocation Register)を備えている。
ﾘﾛｹｰｼｮﾝは4K字(4096K字)単位で行う事が出来る。
　(4）記憶保護
　　　多重ﾌﾟﾛｸﾞﾗﾑの実行中は互いに独立した複数のﾌﾟﾛｸﾞﾗﾑが常にｺｱ（主記憶）のなかに置かれており,それら相互間はﾌﾟﾛｸﾞﾗﾑの誤り等によって他のﾌﾟﾛｸﾞﾗﾑを書き換えるような誤りを犯すことは許されない。
本機ではこのような干渉を防止するために｢N1118A記憶保護付加機構｣及び｢S0129入出力記憶保護機構｣が用意されている。
記憶保護領域は4K字から4K字単位で設定することが出来る。
　(5）ﾀｲﾏ機構
　　ｲ.課金ﾃﾞｰﾀ作成等の用途のために中央処理装置の占有時間をﾒﾓﾘｻｲｸﾙ(1.5μs)単位で測定するために｢S0128Aﾀｲﾏ付加機構｣が用意されている。
　　ﾛ.ﾊｰﾄﾞｳｴｱ又はｿﾌﾄｳｴｱの誤りのために周辺装置と中央処理装置間のﾃﾞｰﾀ移送あるいは,実行中の命令が終了しない(stall)ような事態が発生すればｼｽﾃﾑの機能は完全に停止してしまう。
このような事態を防止するために,本機では監視ﾀｲﾏとして｢S0128Bﾀｲﾏ付加機構｣が用意されている。
　(6）割り込み
　　　次に示す3ﾚﾍﾞﾙの割り込み機能を備えている。
　　ｲ.緊急割り込み(Urgent Intrruption)
　　　ﾊｰﾄﾞｳｴｱで発生したﾊﾟﾘﾃｲｴﾗ等の異常状態の発生による割り込み。
　　ﾛ.外部割込み(External Intrruption)
　　　ﾌﾟﾛｸﾞﾗﾑをより効果的に運用するための周辺制御部等からの割り込み及びﾏﾝﾏｼﾝ･ｺﾐｭﾆｶｰｼｮﾝを行うための操作ｽｲｯﾁからの割り込み等。
　　ﾊ.内部割込み(Internal Intrruption)
　　　ﾌﾟﾛｸﾞﾗﾑ上の誤りにより中央処理装置の機能低下きたすような状態を検出した事による割り込み。
　(7）ｵｰﾌﾟﾝ･ｴﾝﾄﾞなｼｽﾃﾑ
　　本機に接続可能なﾘｰﾄﾞﾗｲﾄﾁｬﾝﾈﾙ及び周辺制御部はそれぞれ標準8及び32に対して,16及び64とすることが出来るように｢N1116Aﾁｬﾝﾈﾙﾄﾗﾝｸ付加機構｣が用意されている。
　　さらにｼｽﾃﾑｱｯﾌﾟを実現するためにはﾓﾃﾞﾙ500と互換機能を備えたﾓﾃﾞﾙ700が用意されている。
　(8）割り込みの禁止･解除
　　　ﾌﾟﾛｸﾞﾗﾑの効率的な運用のため周辺制御部に対する割り込みの禁止,解除を指令することが出来る。

2.2　ﾓﾃﾞﾙ400以下のｼｽﾃﾑとのﾊｰﾄﾞｳｴｱ構成上の比較
　(1）論理素子は全てIC(集積回路)を使用している。
　(2）先回り制御を行っている。すなわち、命令の先取りを行う事により命令読み出し時間を実効的にゼロにしている。
　(3）大型両面ﾊﾟｯｹｰｼﾞを採用している。
　(4）信号伝播線路での遅れ時間を少なくする筐体,架構造を採用している。
　(5）主記憶のﾘｰﾄﾞ･ﾗｲﾄを8字単位として高速化している。
　(6）ｺﾝﾄﾛｰﾙﾒﾓﾘ,ﾊﾞｯﾌｧﾒﾓﾘにもICを採用している。
　(7）ﾒﾝﾃﾅﾝｽ･ﾊﾟﾈﾙの採用によりMTTR(Mean Time To Repair)の短縮を計っている。　
　(8）ﾒﾝﾀﾅﾝｽﾊﾟﾈﾙからのｸﾛｯｸｽﾄｯﾌﾟ,ｸﾛｯｸｽﾃｯﾌﾟ機能を採用して、MTTR(Mean Time To Repair)の短縮を計っている。

　ＭＴＴＲの短縮もさることながら、ＭＴＢＦ(Mean Time Between Failure)を長くすることは、ｵﾝﾗｲﾝ･ﾘｱﾙﾀｲﾑ･ｼｽﾃﾑ用コンピュータとしては最も重視されるべき性能である。
　NEACｼﾘｰｽﾞ2200ﾓﾃﾞﾙ500は、当時の技術の粋を集めた世界で最先端のコンピュータであった。
　
3.　諸元
3.1　構造(抜粋)
　　 重量　　　200Kg　 （記憶装置及び論理装置A,B夫々)
　　 消費電力　4.2KVA　（記憶装置及び論理装置A,B合計)
3.2　性能(抜粋)
　(1）中央処理装置(CPU：Central Processing Unit)
　　　ｲ.方式一般
　　　　演算方式：10進、固定／浮動小数点方式
　　　　語長：可変長393K字
　　　　　　　固定長　固定小数点=36ビット
　　　　　　　浮動小数点　指数部=12ビット　仮数部=36ビット
　　　　命令語形式　可変長　2ｱﾄﾞﾚｽ方式
　　　　　　　　　　・1字当たり　6ﾃﾞｰﾀ･ﾋﾞｯﾄ+2句読点(Pancutuation)ﾋﾞｯﾄ
　　　　　　　　　　・8字64ﾋﾞｯﾄ並列処理
　　　　　　　　　　固定長　１アドレス方式、レジスタ／レジスタ方式　　　　
　　　ﾛ.回路方式
　　　　・同期式ｽﾀﾃｲｯｸ回路
　　　　・ｸﾛｯｸ　単相　5.33MHz
　　　ﾊ.回路素子
　　　　・IC：CTL型
　　　　・ﾃﾞﾕｱﾙｲﾝﾗｲﾝ(1素子当たり14端子)
　　　　・1論理段当たり遅れ時間：7～22ns
　　　　・使用IC総数：約15,000個
　　　ﾆ.演算速度
　　　　・固定小数点加減算…6μs/5字
　　　　・浮動小数点加減算…4.5μs/48ﾋﾞｯﾄ
　　　　・浮動小数点乗算…49μs/48ﾋﾞｯﾄ
　　　　・浮動小数点除算…18μs/48ﾋﾞｯﾄ
　　　ﾎ.一時記憶装置
　　　　・素子…IC(1素子当たり8ﾋﾞｯﾄ)　
　　　　・記憶容量　ｺﾝﾄﾛｰﾙ･ﾒﾓﾘ･･･24ﾋﾞｯﾄ×54個
　　　　　　　　　　ｱｷｭﾑﾚｰﾀ………48ﾋﾞｯﾄ×5個
　　　　　　　　　　ﾊﾞｯﾌｧ･ﾒﾓﾘ……32ﾋﾞｯﾄ×64個
　　　　・ｻｲｸﾙ･ﾀｲﾑ…187.5ns　　
　　　ﾍ.入出力関係
　　　　・ﾁｬﾝﾈﾙ数　　標準8　　最大16
　　　　・ﾁｬﾝﾈﾙ速度　標準　167K字/秒(1字/6μs)
　　　　　　　　　　 最高　500K字/秒(1字/2μs)
　　　　　　　　　　 最低　 83K字/秒(1字/12μs)
　　　　・接続可能入出力制御部　標準32　　最大64
　(2）主記憶装置(MM：Main Memory)
　　　ｲ.　記憶容量　最小131,072字　　最大524,288字
　　　ﾛ.　語構成　　1語8字(72ﾋﾞｯﾄ)
　　　ﾊ.　ｻｲｸﾙﾀｲﾑ　　1.56μs/8字
　　　ﾆ.　ｱｸｾｽﾀｲﾑ　　0.7μs/8字
　　　ﾎ.　番地選択方式　2 1/2D方式
　　　ﾍ.　使用磁心　30ﾐﾙ(0.76mm外形)

4.　構造
4.1　外観


　　　図4.1　NEAC2200ﾓﾃﾞﾙ500外観図

　　　論理装置はA架とB架に分割して2筐体に実装される。
　　記憶装置は131Kを1架として1筐体に2架ずつ実装することが出来る。
　　直流電源装置は右端の1筐体を占有する。
　　ﾒﾝﾃﾅﾝｽ・ﾊﾟﾈﾙは中央処理装置横面に取り付けられる。
4.2　架構成
4.3　架内構造

5.　直流電源
　　直流電源の種類と各用途は次の通りである。
　　+56V…ﾒｲﾝﾒﾓﾘのﾘｰﾄﾞ･ﾗｲﾄおよびｲﾝﾋﾋﾞｯﾄ駆動用電源
　　-28V…ﾒｲﾝﾒﾓﾘの各種駆動用電源及び周辺装置用電源
　　+15V…中央処理装置,ﾒｲﾝﾒﾓﾘ,周辺制御部のﾄﾗﾝｼﾞｽﾀのVcc
　　-15V…同上
　　+5.0V…中央処理装置,周辺制御部のﾄﾗﾝｼﾞｽﾀ回路用電源及び周辺制御部のﾛｼﾞｶﾙ"1"ｸﾗﾝﾌﾟ用電源
　　+4.5V…中央処理装置,ﾒｲﾝﾒﾓﾘのIC回路のVcc
　　+2.5V…中央処理装置,ﾒｲﾝﾒﾓﾘのIC回路のﾛｼﾞｶﾙ"1"ｸﾗﾝﾌﾟ用電源
　　-2.0V…中央処理装置,ﾒｲﾝﾒﾓﾘのIC回路のVcc
5.1　概要
5.2　入力AC-DC変換回路
5.3　共振型SCRﾁｮｯﾊﾟ回路

6.　基本論理素子
　　ﾓﾃﾞﾙ500では高速性とﾉｲｽﾞﾏｰｼﾞﾝの点で優れているCTL(Complementaly Transistor Logic)型ICを使用している。
　　平均信号伝播速度(静特性)はDTL:18ns,TTL:10ns,CTL:5ns　
　
6.1　ｹｰｽ

　　　図6.1　DIP型ｹｰｽの規格

6.2　論理素子
　　(1）ｱﾝﾄﾞ･ｹﾞｰﾄ

　　　　　　　ﾀｲﾑﾁｬｰﾄ,IC名称,論理図

　　(2）ｲﾝﾊﾞｰﾀ
　　(3）ﾊﾞｯﾌｧ
6.3　記憶素子
　　(1）ﾃﾞﾕｱﾙ･ﾗｯﾁ
　　(2）J-Kﾌﾘｯﾌﾟ･ﾌﾛｯﾌﾟ
　　(3）8ﾋﾞｯﾄ･ﾒﾓﾘ
6.4　非論理素子
　　(1）抵抗
　　(2）ｺﾝﾃﾞﾝｻ
6.5　ｽｲｯﾁﾝｸﾞ特性による選別限界値（単位ns）
　　　ICの種類　 　FO=4 FO=8 FO=16（c/f FO:fan-out）
　　　　　CTμL952　　　17.0　　　20.0　　　-
　　　　　CTμL953,954　 7.0　　　10.0　　　 -
　　　　　CTμL956　　　21.0　　　22.0　　　23.0
　　　　　CTμL968　　　　-　　　　36.0　　　-
　　　　　CTμL973　　　　-　　　　26.0　　　-
　　　　　MμL9030　　　　-　　　　35.0　　　-
　　　　　c/f FO:fan-out
6.5　ICの名称と使用比率
　　　　　品名　　　　　比率
　　　　　CTμL952　　　12.6%
　　　　　CTμL953　　　11.9%
　　　　　CTμL954　　　　3.6%
　　　　　CTμL955　　　　1.1%
　　　　　CTμL956　　　　33.1%
　　　　　CTμL964　　　　1.3%
　　　　　CTμL965　　　11.2%
　　　　　CTμL968　　　　1.8%
　　　　　CTμL971　　　　8.3%
　　　　　CTμL973　　　11.5%
　　　　　MμL9030　　　 3.6%
6.6　ﾌﾟﾘﾝﾄ基板
　　　形状　　　　　A型
　　　寸法　　　　　150mm×227.5mm×1.6mm
　　　端子数　　　　44(片面)×2=88
　　　実装可能IC数　8×7=72個
　　　層間接続　　　内面ｽﾙｰﾎｰﾙﾒｯｷ

　　　図6.2　NEAC2200ﾓﾃﾞﾙ500のﾌﾟﾘﾝﾄ基板)

7.　ｸﾛｯｸ･ﾊﾟﾙｽ
7.1　ｸﾛｯｸ･ﾊﾟﾙｽの種類と位相関係
　　　ﾛｼﾞｯｸの同期制御を行うｸﾛｯｸﾊﾟﾙｽは周期187.5ns、幅42nsのパルスでKP0と称する。
　　　KP0は全てのﾛﾝﾘﾊﾟｯｹｰｼﾞのﾌﾘｯﾌﾟﾌﾛｯﾌﾟ（ﾁﾞｭｱﾙﾗｯﾁ及びJ-K）に供給され、ﾌﾘｯﾌﾟﾌﾛｯﾌﾟの同期制御を行う。
　　　一方、中央処理装置と周辺装置の間のデータ移送周期は2nsであり、これらの制御回路では周期250ns、幅42nsのﾊﾟﾙｽKP1を使用する。
　　　その他入出力制御部で使用するKP、ｺﾝﾄﾛｰﾙﾒﾓﾘ及びｽﾃｲﾀｽﾒﾓﾘの書き込みﾊﾟﾙｽKP3がある。
　　　これらのﾊﾟﾙｽは16MHzの発振器出力を分周して得ている。
　　　図７．１にこれらのﾊﾟﾙｽの位相関係を示す。
　　　　　　（図７．１は省略）
7.2　発振器
　　　発信器は、ｸﾗｯﾌﾟﾀｲﾌﾟ水晶発振器で16MHzの発振出力でﾏﾙﾁﾊﾞｲﾌﾞﾚｰﾀをﾄﾘｶﾞして出力幅を設定している。
　　　ｵｼﾚｰﾀﾊﾟｯｹｰｼﾞの諸元を次に示す。
　　　　　構成：ｸﾗｯﾌﾟﾀｲﾌﾟ水晶発振器
　　　　　発振周波数：16MHz±0.03MHz
　　　　　出力ﾊﾟﾙｽ巾：3.0～4.0ns可変
　　　　　出力ﾚﾍﾞﾙ：+2.6V～-0.5V

7.3　ｸﾛｯｸの供給
　　　図７．２にｸﾛｯｸﾊﾟﾙｽ供給系統図を示す。


　発振器(ｵｼﾚｰﾀ･ﾊﾟｯｹｰｼﾞ)は16MHzのﾏﾙﾁﾊﾞｲﾌﾞﾚｰﾀの出力を次段に出力する。
　ｸﾛｯｸﾊﾟﾙｽ･ｼﾞｴﾈﾚｰﾀ･ﾊﾟｯｹｰｼﾞは16MHZを3ﾋﾞｯﾄのﾘﾝｸﾞｶｳﾝﾀｰによって逓降して5.33MHzの基本ｸﾛｯｸKP0をはじめKP1,KP2及びTG3を発生させる。
尚、このﾊﾟｯｹｰｼﾞはﾒﾝﾃﾅﾝｽ･ﾊﾟﾈﾙからの制御を受けてｸﾛｯｸ･ｽﾄｯﾌﾟ及びｸﾛｯｸ･ｽﾃｯﾌﾟを行う論理回路を含んでいる。
　ｸﾛｯｸｱﾝﾌﾟ･ﾊﾟｯｹｰｼﾞはﾌｧﾝｱｳﾄを増すための増幅を行う。
　ﾃﾞｲｽﾄﾘﾋﾞｭｰﾀ･ﾊﾟｯｹｲｼﾞはA架,B架内に分散配置されており,全ての論理ﾊﾟｯｹｰｼﾞにｸﾛｯｸﾊﾟﾙｽを供給する。
ｸﾛｯｸｱﾝﾌﾟからﾃﾞｲｽﾄﾘﾋﾞｭｰﾀ･ﾊﾟｯｹｰｼﾞへのｸﾛｯｸﾊﾟﾙｽは75Ωの同軸ｹｰﾌﾞﾙで供給されている。

7.4　ｸﾛｯｸの位相差
　　　各ｸﾛｯｸ間の位相差はKP3を除きｸﾛｯｸﾊﾟﾙｽ・ｹﾞﾈﾚｰﾀﾊﾟｯｹｰｼﾞ内で分周して発生しているので調整等を行うことは出来ない。
　　　（ｸﾛｯｸｱﾝﾌﾟﾊﾟｯｹｰｼﾞにACKA3を使用している場合にはKP0～KP3全てのｸﾛｯｸﾊﾟﾙｽについて、位相差及びﾊﾟﾙｽ幅の調整を行うことが出来る。）
　　　ｸﾛｯｸｱﾝﾌﾟﾊﾟｯｹｰｼﾞのﾜﾝｼｮｯﾄﾏﾙﾁの調整によりKP3の位相差及びﾊﾟﾙｽ幅を調整することが出来る。
　　　ｺﾝﾄﾛｰﾙﾒﾓﾘの書き込みﾏｰｼﾞﾝﾃｽﾄはKP3の位相差をずらして測定する。
　　　ｸﾛｯｸｱﾝﾌﾟﾊﾟｯｹｰｼﾞ内のｽｲｯﾁ又はﾜﾝｼｮｯﾄﾏﾙﾁの調整（ACKA3ﾊﾟｯｹｰｼﾞの場合）によりKP0のﾊﾟﾙｽ幅を変化させて、中央処理装置のｸﾛｯｸﾏｰｼﾞﾝ測定を行う。
　　　KP0は４０枚のﾃﾞｲｽﾄﾘﾋﾞｭｰﾀﾊﾟｯｹｰｼﾞにより約３５０枚の論理ﾊﾟｯｹｰｼﾞに供給されている。
　　　KP0のｸﾛｯｸｽｷｭｰは各論理ﾊﾟｯｹｰｼﾞ間に於いて10ns以下でなければならない。
　　　（後述の筆者雑感２に関連記述あり）

8.　中央処理装置の構成
8.1　構成
　　　主記憶部(Main Memory)
　　　主制御部(Main Control)
　　　演算制御部(Arithmetic control)
　　　入出力制御部(I/O Control)
　　　ｽﾍﾟｼｬﾙ･ｵﾌﾟｼｮﾝ部
　　　　　S0128Aﾀｲﾏ付加機構
　　　　　S0128Bﾀｲﾏ付加機構
　　　　　S0129入出力記憶保護機構
　　　ﾒﾝﾃﾅﾝｽ･ﾊﾟﾈﾙ部
　　　操作卓（System Console)
　　で、構成されている。


　　　　図8.1　中央処理装置構成図

8.2　各部概要(その1)
　　(1）操作卓（System Console)
　　　　・操作卓には操作盤部とﾀｲﾌﾟﾗｲﾀ部があり、操作者（オペレータ）がコンピュータを操作・制御する唯一の操作機能を持つ装置である。
　　　操作盤は中央処理装置に対する制御を行う押ﾎﾞﾀﾝｽｲｯﾁと中央処理装置の状態を示す表示ﾗﾝﾌﾟを有する。
　　　　・ﾀｲﾌﾟﾗｲﾀ部には,ｺﾝﾄﾛｰﾙ･ﾓｰﾄﾞ,ﾍﾟﾘﾌｪﾗﾙ･ﾓｰﾄﾞ,ﾛｷﾞﾝｸﾞ･ﾓｰﾄﾞがある。
　　　ｺﾝﾄﾛｰﾙ･ﾓｰﾄﾞは,ｼｽﾃﾑの停止中に,操作者によって中央処理装置の制御,主記憶及びｺﾝﾄﾛｰﾙ･ﾒﾓﾘとの情報交換を行う。
　　　ﾍﾟﾘﾌｪﾗﾙ･ﾓｰﾄﾞはｼｽﾃﾑの稼働中に操作者とｼｽﾃﾑが情報交換を行う周辺装置として稼動する。
　　　ﾛｷﾞﾝｸﾞ･ﾓｰﾄﾞはｼｽﾃﾑが稼働中か否かに関わらず、操作者がﾛｷﾞﾝｸﾞ･ﾓｰﾄﾞとしての指定操作を行う事によって,ﾀｲﾌﾟﾗｲﾀとして使用できる。　　　
　　(2）ﾒﾝﾃﾅﾝｽ･ﾊﾟﾈﾙ
　　(3）主記憶部(Main Memory)
　　　　・主記憶部は大容量記憶装置としての信頼性及び性能価格比の点から外形30ﾐﾙの磁心をｻｲｸﾙﾀｲﾑ1.5nsで使用している。
　　　　・一方ﾓﾃﾞﾙ500で採用したICは高速である。
　　　　　従って主記憶のｻｲｸﾙﾀｲﾑと論理回路の速度とのﾐｽﾏｯﾁﾝｸﾞを補償する手段として論理回路にある程度の記憶機能を持たせて,主記憶との情報交換回数を減らしてﾏｯﾁﾝｸﾞをとるひつようがる。
　　　　　この手段としてﾓﾃﾞﾙ500では主記憶との情報交換を８字単位で行う事により1字当たりの見かけ上のｻｲｸﾙﾀｲﾑは187.5nsとすることが出来る。
　　　　　この主記憶との情報交換単位の8字を主記憶の1語(WORD)とする。
　　　　　尚,ﾊﾟﾘﾃｲ･ﾋﾞｯﾄは字単位に付加･検査し,語にはもたない。
　　　
8.3　各部概要(その2：論理構成部)
　　(1）主制御部(Main Control)
　　　　ﾒｲﾝｺﾝﾄﾛｰﾙ部は命令を準備し処理順序を制御する。
　　　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部及びI/Oｺﾝﾄﾛｰﾙ部がﾒｲﾝﾒﾓﾘをｱｸｾｽしないﾒﾓﾘｻｲｸﾙは,ﾒｲﾝｺﾝﾄﾛｰﾙ部が先回り制御のために次の命令の読み出し等に使用する。
　　　　ﾒｲﾝｺﾝﾄﾛｰﾙ部は次の6種の大きな動作に対して制御機能を持つ。
　　　ｲ．ｲﾝｽﾄﾗｸｼｮﾝ･ﾌｪｯﾁ…ﾒｲﾝﾒﾓﾘから命令を読み出し,実行部門が直ちに実行処理できるように準備を行う。
　　　ﾛ.先回り制御…ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で実行中の次の命令のｲﾝｽﾄﾗｸｼｮﾝ･ﾌｪｯﾁを先回りで行う。
　　　ﾊ．特殊命令の実行…演算処理を伴わず且つﾒｲﾝﾒﾓﾘのｱｸｾｽを伴わない命令の実行及びｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で実行した命令の後処理を行う。
　　　ﾆ．記憶保護の監視…記憶保護機構が動作中は監視しそれが犯され場合,割り込みを発生してﾌﾟﾛｸﾞﾗﾑに通知する。
　　　ﾎ.割り込み処理…三ﾚﾍﾞﾙの割り込みに対して各ﾚﾍﾞﾙに応じた割り込みの受付制御及び割り込みﾓｰﾄﾞへの移行を行う。
　　　ﾍ.操作卓,ﾒﾝﾃﾅﾝｽﾊﾟﾈﾙからの制御機能の実行。
　　(2）演算制御部(Arithmetic control)
　　　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部はﾒｲﾝｺﾝﾄﾛｰﾙ部で準備された命令のうち,演算処理を伴う命令またはﾒｲﾝﾒﾓﾘをｱｸｾｽする命令を実行する。
　　　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部における処理は大別して可変長ﾃﾞｰﾀ処理(ｷｬﾗｸﾀﾊﾝﾄﾞﾘﾝｸﾞ)と固定長2進演算処理(ｻｲｴﾝﾁﾌｨｯｸ･ﾌﾟﾛｾｼﾝｸﾞ)の二つに分けられる。
　　　　固定長2進演算処理は科学演算命令の,可変長ﾃﾞｰﾀ処理は科学演算命令及び入出力制御命令を除いた残りの命令の処理である。
　　(3）入出力制御部(I/O Control)
　　　　I/Oｺﾝﾄﾛｰﾙ部は入出力制御命令とﾌﾞｰﾄｽﾄﾗｯﾌﾟ動作の実行及び周辺制御部との情報移送の制御を行う。
　　　　情報移送は,ﾒｲﾝﾒﾓﾘと周辺制御部との間で行われるが,ﾒｲﾝﾒﾓﾘと周辺制御部では情報移送方式及び移送速度が異なるので,ﾌﾞｯﾌｧﾒﾓﾘ(BM)を介して行われる。
　　　　周辺制御部とﾊﾞｯﾌｧﾒﾓﾘ間は一字単位で移送が行われ,ﾊﾞｯﾌｧﾒﾓﾘとﾒｲﾝﾒﾓﾘの間は1語(8字)単位で行われる。
　　(4）ｽﾍﾟｼｬﾙ･ｵﾌﾟｼｮﾝ部
　　　　ｽﾍﾟﾁｬﾙ･ｵﾌﾟｼｮﾝ部には,S0128A及びS012Bﾀｲﾏ付加機構並びにS0129入出力記憶保護機構がある。
　　　　ﾀｲﾏ付加機構は中央処理装置のﾒﾓﾘｻｲｸﾙの計数を行う。
　　　　S0128A,はｽﾁｰﾙｻｲｸﾙ(周辺制御部とのﾃﾞｰﾀ移送のためIOｺﾝﾄﾛｰﾙ部が使用したﾒﾓﾘｻｲｸﾙ)を除いたﾒﾓﾘｻｲｸﾙ毎に計数される。
　　　　　これは,MAC等のｼｽﾃﾑに於いて端末毎の中央処理装置占有時間の計数を行うためのものである。
　　　　S0128Bは,中央処理装置の全ﾒﾓﾘｻｲｸﾙ毎に計数され。
　　　　これはIoｽﾄｰﾙ,CPUｽﾄｰﾙ等を計数するための監視ﾀｲﾏとしてしようするためのものである。
　　　　S0129は通信制御装置に接続されて,通信制御装置を介して接続された端末に割り当てられたｴﾘｱ以外のﾒﾓﾘｰｱﾘｱ(ﾌﾟﾛﾃｸﾄ･ｴﾘｱ)に対する書き込みを禁止する機能を有している。

8.4　語の構成
　　　ﾒｲﾝﾒﾓﾘ,ｺﾝﾄﾛｰﾙﾒﾓﾘ,ﾊﾞｯﾌｧﾒﾓﾘ及びﾘｰﾄﾞﾗｲﾄﾁｬﾝﾈﾙｽﾃｲﾀｽﾒﾓﾘはそれぞれｱｸｾｽの単位として語を構成する。
　　　ﾒｲﾝﾒﾓﾘの語の構成は,1語=8字=72ﾋﾞｯﾄ(うち8ﾋﾞｯﾄはﾊﾟﾘﾃｲ･ﾋﾞﾄ)である。
ﾓﾃﾞﾙ500もﾒｲﾝﾒﾓﾘ容量は最大524K字である。
　　　従ってﾒｲﾝﾒﾓﾘの番地選択には2進19ﾋﾞｯﾄが必要である。
　　　
8.5　ﾚｼﾞｽﾀの構成と処理の流れ
　　　図8.5に中央処理装置の主要ﾚｼﾞｽﾀ構成と処理の流れを示す。

　　　　　図8.5　中央処理装置の主要ﾚｼﾞｽﾀ構成と処理の流れ

　　　図8.5に示すようにﾚｼﾞｽﾀ間の情報移送はBSを中心に行われる。
　　　一般に,n個のﾚｼﾞｽﾀ間の情報移送を直接行うならば,n×(n-1)路の伝送経路を必要とするが,BSﾚｼﾞｽﾀを経由することにより2n路に減じることが出来る。
　　　BSﾚｼﾞｽﾀを経由することによる伝送遅れは1ｸﾛｯｸ時である。
　　　尚,情報転送はBSﾚｼﾞｽﾀを通じて8字並列に行われる。
　　(1）ﾚｼﾞｽﾀ,ｶｳﾝﾀ類の名称,主要用途
　　　ﾚｼﾞｽﾀ,ｶｳﾝﾀ類の名称と主要用途は次の通りである。

　　　IR：Instruction Load Reg.　　ﾒｲﾝｺﾝﾄﾛｰﾙ部で処理されるべき命令を含むﾒｲﾝﾒﾓﾘの1語を常時保持する8字64ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　YS：YS Counter　　IRにある命令の取り出し位置を指定(ｷｬﾗｸﾀ･ﾎﾟｼﾞｼｮﾆﾝｸﾞ)指定する3ﾋﾞｯﾄのｶｳﾝﾀ。
　　　F1：F1-Reg.　　ﾒｲﾝｺﾝﾄﾛｰﾙで処理中及び実行中の命令ｺｰﾄﾞを保持する6ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　F2：F2-Reg.　　ｱﾘｽﾒﾃｲｯｸ･ｺﾝﾄﾛｰﾙで実行中の命令ｺｰﾄﾞを保持する6ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　AR：Address Edit Reg. IRから1字(6ﾋﾞｯﾄ)取り出した間接ｱﾄﾞﾚｽを編集,組み立てるための19ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　XR：Indirect/Index Address Reg. ｲﾝﾃﾞｯｸｽ修飾または間接ｱﾄﾞﾚｽ修飾の際その内容を,編集のため一時保持する24ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　V3：V3 Reg.　　IRから取り出した直後のﾊﾞﾘｱﾝﾄ部を保持する1字8ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　MR：Main Memory Write Inf. Reg.　　ﾒｲﾝﾒﾓﾘ書き込むべき情報を一時保持する8字64ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　　特に指定ががない限り情報は1ｸﾛｯｸ時(187.5ns)の間だけ保持される。
　　　SR:Main Memory Address reg.　　ｱｸｾｽｽﾒｲﾝﾒﾓﾘの番地を保持する16ﾋﾞｯﾄのﾚｼﾞｽﾀ
　　　A1：A1-Reg.　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で処理されるAｵﾍﾟﾗﾝﾄﾞを含むﾒｲﾝﾒﾓﾘの1語を保存する8字64ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　YA：YA　Counter A1ﾚｼﾞｽﾀにある処理されるべき文字の位置を指定(ｷｬﾗｸﾀ･ﾎﾟｼﾞｼｮﾆﾝｸﾞ)する4ﾋﾞｯﾄのｶｳﾝﾀ。
　　　B1：B1-Reg.　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で処理されるBｵﾍﾟﾗﾝﾄﾞを含むﾒｲﾝﾒﾓﾘの1語または処理結果をを保存する8字64ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　YB：YB Counter B1ﾚｼﾞｽﾀにある処理されるべき文字の位置を指定(ｷｬﾗｸﾀ･ﾎﾟｼﾞｼｮﾆﾝｸﾞ)する4ﾋﾞｯﾄのｶｳﾝﾀ。
　　　B2：B2-Reg.　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で処理されるB1ﾚｼﾞｽﾀにあるBｵﾍﾟﾗﾝﾄﾞの次の1語をﾒｲﾝﾒﾓﾘから先取りして一時保存する字64ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　DA：Decimal Adder　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で可変長ﾃﾞｰﾀ処理を行う場合の1文字の加算等の演算回路。
　　　BA：Binary Adder　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で固定長2進演算処理を行う時の仮数部36ﾋﾞｯﾄの2進加算回路。
　　　　　　　　　　　　　ｲﾝﾃﾞｯｸｽ修飾,ｱｲﾃﾑﾏｰｸ修飾の場合の加算にも使用する。
　　　EA：Exponent Adder　　ｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で固定長2進演算処理を行う時の指数部12ﾋﾞｯﾄの2進加算回路。
　　　BR：BM Read Inf. Reg.　　BMから読み出した1語を一時保持する32ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　BW：BM Write Inf. Reg.　BMに書き込むべき1語の情報を一時保持する32ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　(2）各記憶部の読み出し,書き込み情報の流れ
　　　　ｲ．ﾒｲﾝﾒﾓﾘの読み出し,書き込み情報の流れ
　　　　　(ｲ）ﾒｲﾝｺﾝﾄﾛｰﾙ部及びｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ部で必要とする情報
　　　　　　　　MM――→BS――→各ﾚｼﾞｽﾀ
　　　　　(ﾛ）I/Oｺﾝﾄﾛｰﾙ部で必要とする情報
　　　　　　　　MM――→BW――→BM
　　　　　(ﾊ）ﾒｲﾝｺﾝﾄﾛｰﾙ部での処理結果のﾒｲﾝﾒﾓﾘへの書き込み
　　　　　　　　BI――→BS――→MR――→MM
　　　　　(ﾆ）I/Oｺﾝﾄﾛｰﾙ部からの入力ﾃﾞｰﾀのﾒｲﾝﾒﾓﾘへの書き込み
　　　　　　　　BM――→BR――→MM　又は　BM――→BR――→MR――→MM
　　　　ﾛ．ｺﾝﾄﾛｰﾙ･ﾒﾓﾘの読み出し,書き込み情報の流れ
　　　　　　　(略)
　　　　ﾊ．ﾊﾞｯﾌｧ･ﾒﾓﾘの読み出し,書き込み情報の流れ
　　　　　　　(略)　
　　(3）命令実行過程に於ける情報の流れ
　　　　　　　(略)　　　

9.　操作卓
　　図9.1に操作卓操作盤を示す。


　　図9.1 NEAC2200ﾓﾃﾞﾙ500の操作卓操作盤

　　操作盤には表示ﾗﾝﾌﾟと表示ﾗﾝﾌﾟ兼押しﾎﾞﾀﾝがある。
9.1　操作盤
　　(1）表示ﾗﾝﾌﾟ
　　　　表示ﾗﾝﾌﾟは次のような意味を持つ。
　　　　SYSTEM ACTIVE　：　PCB又はPDT命令をﾒｲﾝｺﾝﾄﾛｰﾙ部又はI/Oｺﾝﾄﾛｰﾙ部で実行中に点灯する。
　　　　FAN　：　直流電源装置又は直流電源装置に接続される制御部の温度に以上が検出された時に点灯する。
　　　　CB　：　直流電源装置に接続された制御部のｻｰｷｯﾄﾌﾞﾚｰｶが切断された時に点灯する。
　　　　PARITY　：　中央処理装置が緊急割り込みﾓｰﾄﾞのときに点灯する。
　　　　VOLTAGE　：　直流電源装置に異常電圧が検出された時に点灯する。
　　　　PROGRAM　：　中央処理装置が動作中に不正(ILLeGAL)命令ｺｰﾄﾞを検出した時に点灯する。
　　　　EXTERNAL　：　中央処理装置が外部割込みﾓｰﾄﾞの時に点灯する。
　　　　INTERNAL　：　中央処理装置が内部割込みﾓｰﾄﾞの時に点灯する。
　　　　RELOCATE　：　ﾘﾛｹｰｼｮﾝ機能が動作中に点灯する。
　　(2）表示ﾗﾝﾌﾟ兼押しﾎﾞﾀﾝ
　　　　AC ON　：　・ﾗﾝﾌﾟ：ｼｽﾃﾑにAC電源が供給されている時に点灯する。
　　　　　　　　　 ・ﾎﾞﾀﾝ：ｼｽﾃﾑにAC電源を供給する。
　　　　AC OFF ：　・ﾗﾝﾌﾟ：ｼｽﾃﾑに制御用電源のみが供給されている時に点灯する。
　　　　　　　　 　・ﾎﾞﾀﾝ：ｼｽﾃﾑに供給されているACを切断する。DC OFF　ﾗﾝﾌﾟが点灯時に有効。
　　　　DC ON　 :　・ﾗﾝﾌﾟ：ｼｽﾃﾑに直流電源が供給されている時に有効。
　　　　　　　　　 ・ﾎﾞﾀﾝ：ｼｽﾃﾑに直流電源を供給する。
　　　　DC OFF　:　・ﾗﾝﾌﾟ(白)ｼｽﾃﾑのDCが断の時点灯。
　　　　　　　　 　・ﾗﾝﾌﾟ(赤)直流電源装置に異常電圧が検出され,DC OFFになった時点灯。
　　　　　　　　　 ・ﾎﾞﾀﾝ：ｼｽﾃﾑに供給されているDCを切断する。
　　　　　　　　　　　　　　赤ﾗﾝﾌﾟ点灯時には異常電圧検出後の保持回路をﾘｾｯﾄする。
　　　　SENCE1～8　・ﾗﾝﾌﾟ：当該番号のｽｲｯﾁがONの時点灯。
　　　　　　　　 　・ﾎﾞﾀﾝ：当該番号のｽｲｯﾁをON又はOFFの状態にする。
　　　　INTERRUPT　・ﾗﾝﾌﾟ：操作者が実行中のﾌﾟﾛｸﾞﾗﾑに対話を要求し,ﾌﾟﾛｸﾞﾗﾑがその要求を受け付ける(SVI:Store Variant and Indicators命令を実行)迄点灯している。
　　　　　　　　 　・ﾎﾞﾀﾝ：操作者が実行中のﾌﾟﾛｸﾞﾗﾑに対話を要求する時に押す。
　　　　SYSTEM CLEAR・ﾗﾝﾌﾟ：使用しない。
　　　　　　　　 　 ・ﾎﾞﾀﾝ：STOPﾗﾝﾌﾟが点灯している時のみ有効で,磁気ﾃｰﾌﾟ制御部と中央処理装置に効果を及ぼす。
　　　　TYPE　　　　・ﾗﾝﾌﾟ：中央処理装置でﾀｲﾌﾟﾗｲﾀに対するPDT(Peripheral Data Transfer)命令を発し,制御部でそれを受け付けて,ﾃﾞｰﾀ移送の終了まで点灯している。
　　　　　　　　 　・ﾎﾞﾀﾝ：操作卓がｺﾝﾄﾛｰﾙ･ﾓｰﾄﾞでの時ﾒｲﾝﾒﾓﾘの内容をﾀｲﾌﾟﾗｲﾀに打ち出す。
　　　　ADDRESS MODE・ﾗﾝﾌﾟ：論理装置の動作ｱﾄﾞﾚｽ･ﾓｰﾄﾞ表示,点灯する。
　　　　　　　　　　・ﾎﾞﾀﾝ：STOPﾗﾝﾌﾟ点灯時のみ有効で,論理装置の実行ｱﾄﾞﾚｽ･ﾓｰﾄﾞを切り替える。
　　　　RUN　　　　 ・ﾗﾝﾌﾟ：中央処理装置が動作中に点灯する。
　　　　　　　　　　・ﾎﾞﾀﾝ：中央処理装置を動作させる。
　　　　INITIALIZE ・ﾗﾝﾌﾟ：NITIALIZEﾎﾞﾀﾝを押している間点灯する。
　　　　　　　　　　・ﾎﾞﾀﾝ：1)中央処理装置が動作中と否とにかかわらず,操作盤上のﾗﾝﾌﾟ試験をおこなう。
　　　　　　　　　　　　　　2)STOPﾗﾝﾌﾟが点灯している時は,中央処理装置及び周辺制御部を書記状態にする。
　　　　　　　　　　　　　　3)中央処理装置が動作中(STOPﾗﾝﾌﾟが消灯中)のｲﾆｼｱﾗｲｽﾞ機能は,SYSTEM CLEARﾎﾞﾀﾝと同時に押した時のみ有効である。
　　　　STOP 　　　 ・ﾗﾝﾌﾟ：中央処理装置及び周辺制御部が停止状態の時点灯。
　　　　　　 　　　 ・ﾎﾞﾀﾝ：ﾌﾟﾛｸﾞﾗﾑの実行を停止させる。

　9.2　ﾀｲﾌﾟﾗｲﾀ部
　　　 ﾀｲﾌﾟﾗｲﾀ部は三種類の機能を持っている。
　　(1）ｺﾝﾄﾛｰﾙ･ﾓｰﾄﾞ
　　　　STOPﾗﾝﾌﾟが点灯し,ｷｬﾘｴｯｼﾞが復帰している状態では,ｺﾝﾄﾛｰﾙ･ﾓｰﾄﾞ機能が有効である。
　　　　・Address Insertion･･･Ａ△ＣＣ△ＭＭＭＭＭＭＭ
　　　　　ｺﾝﾄﾛｰﾙﾒﾓﾘの任意の番地(CC)にﾒｲﾝﾒﾓﾘの番地(MMMMMMM)を挿入する。
　　　　・Print CM･･･Ｐ△ＣＣ△ｍｍｍｍｍｍｍ
　　　　　任意のｺﾝﾄﾛｰﾙﾒﾓﾘの番地(CC)の内容(mmmmmmm)をﾀｲﾌﾟﾗｲﾀ上に出力する。
　　　　・Registor Dump…R△ｍｍｍｍｍｍｍ△ｎｎｎ
　　　　　直前のＡまたはＰｷｰ指定されたｺﾝﾄﾄｰﾙﾒﾓﾘの内容(mmmmmmm)とそのｺﾝﾄﾛｰﾙﾒﾓﾘによって指定されているﾒｲﾝﾒﾓﾘの内容(nnn)をﾀｲﾌﾟﾗｲﾀ上に出力する。
　　　　・Type In…N1N2N3△N1N2N3△N1N2N3～(SPACEｷｰ又はOctalｷｰ)
　　　　　　　　　　N1:ﾊﾟﾝｸﾁｭｴｰｼﾖﾝﾏｰｸ指定
　　　　　　　　　　N2:ﾃﾞｰﾀﾋﾞｯﾄの上位3ﾋﾞｯﾄ
　　　　　　　　　　N3:　　”　　下位　”
　　　　　ｷｬﾘｯｼﾞが復帰した状態でSPACE又はｵｸﾀﾙ･ｷｰを押すとﾒｲﾝﾒﾓﾘへ情報を格納することが出来る。
　　　　　ﾒｲﾝﾒﾓﾘの番地の指定又は確認のため,通常Ａ,Ｐ又はＲｷｰのあとﾀｲﾌﾟｲﾝを行う。
　　　　・Bootstrap…B△ＤＤ△ＭＭＭＭＭＭＭ
　　　　　　　　　　ＤＤ：周辺制御部のｾｸﾀ,ﾄﾗﾝｸ指定
　　　　　　　　　　Ｍ～Ｍ：ﾃﾞｰﾀ移送開始番地
　　　　・Single Instruct…Ｓ
　　　　　SC(ｼｰｹﾝｽ･ｶｳﾝﾀ)で指定された1命令を実行する。

　　(2）ﾍﾟﾘﾌｪﾗﾙ･ﾓｰﾄﾞ
　　　　ﾀｲﾌﾟﾗｲﾀに対するPDT命令よりﾛｷﾞﾝｸﾞ･ﾓｰﾄﾞでなければ,ﾍﾟﾘﾌｪﾗﾙ･ﾓｰﾄﾞとなる。
　　(3）ﾛｷﾞﾝｸﾞ･ﾓｰﾄﾞ
　　　　ｷｬﾘｴｯｼﾞが復帰している時は,"Ｌ"ｷｰの打鍵によりﾛｷﾞﾝｸﾞ･ﾓｰﾄﾞになる。

9.3　ｺﾝﾄﾛｰﾙ･ﾓｰﾄﾞ動作ﾌﾞﾛｯｸ図
　　(1）Aｷｰ
　　(2）Rｷｰ
　　(3）Bｷｰ
　　(4）Pｷｰ
　　(5）TYPE IN(Succeeded)
　　(6）TYPE IN(Fail)

10.　主記憶装置　　　　　
　10.1　概要
　　　　・X,Y駆動電流は振幅375mA,立ち上がり立下り共に160n,ﾊﾟﾙｽ巾300nsである。
　　　　・ｲﾝﾋﾋﾞｯﾄ線の伝播時間は約50nsである。
　　　　・ｾﾝｽ線の読み出し出力は最悪ﾊﾟﾀｰﾝでdv1:50mV以上,dv0:11mV以下,書き込み雑音による回復時間は250nsである。
　10.2　構造
　　　　　　
　　　　　　図10-1.NEAC2200ﾓﾃﾞﾙ500のﾒﾓﾘ･ｽﾀｯｸ構造概略図

　10.3　記憶容量と実装方法
　　　　・ﾒｲﾝﾒﾓﾘは131Kから,131K単位で524Kまで増設する事が出来る。
　10.4　ｽﾀｯｸ
　　　　・ﾒﾓﾘｽﾀｯｸは1語72ﾋﾞｯﾄを36ﾋﾞｯﾄづつ2分割して1架にに2組のすたっくを使用する。
　10.3　ﾘｰﾄﾞ･ﾗｲﾄ回路構成
　　(1）ﾓｼﾞｭｰﾙ･ｱｻｲﾝ(架の選択)
　　　　・架の選択はSR(Main Memory Address reg.)の19,18ﾋﾞｯﾄにより行い,他の17～4ﾋﾞｯﾄは架内の語の選択を行う。
　　(2）駆動ﾊﾟﾙｽ
　　　　・各種の駆動ﾊﾟﾙｽは安定性を得るためにL,Cによるﾃﾞﾚｰﾗｲﾝにより発生される。
　　(3）X-Y駆動回路
　　　　・SRの10～4ﾋﾞｯﾄはX線選択を,17～11ﾋﾞｯﾄはY線選択を行う。
　　　　　
　　　　　図10-10．X-Y駆動回路系統図

　　(4）読み出し,書き込み回路
　　(5）読み出し,書き込み動作概略説明
10.4　ﾊﾟﾘﾃｲと書き込み方式
　　(1）ﾊﾟﾘﾃｲ･ﾁｪｯｸの方式
　　(2）書き込み方式と書き込みﾊﾟﾘﾃｲの発生
　　(3）処理結果のﾊﾟﾝｸﾁｭｴｰｼｮﾝ･ﾋﾞｯﾄの取り扱いによる命令の分類
　　　　・EXM,PMT,MOS,MCW,LCA,SI,CI,SW,CW,SVI,MAT,MITの12命令は処理結果に対して,ﾊﾟﾝｸﾁｭｴｰｼｮﾝ･ﾋﾞｯﾄも書き込む。
　　　　・残りの全命令は,処理結果に対してﾊﾟﾝｸﾁｭｴｰｼｮﾝ･ﾋﾞｯﾄを書き込まない。
　　(4)書き込みﾊﾟﾘﾃｲの発生方法概要
　　　　・前記12命令に対しては,論理装置で発生させた8ﾋﾞｯﾄに対するﾊﾟﾘﾃｲﾋﾞｯﾄをそのまま書き込む。
　　　　・それ以外の命令に対しては,論理装置で発生させたﾃﾞｰﾀ6ﾋﾞｯﾄに対するﾊﾟﾘﾃｲﾋﾞｯﾄと、再書き込みの為に読み出されたﾊﾟﾝｸﾁｭｴｰｼｮﾝﾋﾞｯﾄ2ﾋﾞｯﾄによりﾊﾟﾘﾃｲを再発生してその桁のﾊﾟﾘﾃｲﾋﾞｯﾄとして書き込む。
　　　　・1語8桁のうち,書き込み指定の行われない桁はﾊﾟﾘﾃｲを含めた全ﾋﾞｯﾄの再書き込みを行う。
10.5　論理装置との接続
　　　主記憶装置の4架は並列に接続し,両端の架内では終端を行う。
11.　ｺﾝﾄﾛｰﾙ･ﾒﾓﾘｰ
11.1　構成
　　(1）ﾌﾘｯﾌﾟ･ﾌﾛｯﾌﾟによるｺﾝﾄﾛｰﾙ･ﾒﾓﾘの構成例
　　(2）IC(8ﾋﾞｯﾄﾒﾓﾘ)配置図

図11.3 ｺﾝﾄﾛｰﾙﾒﾓﾘ構成図,配置図

　　(3）ｺﾝﾄﾛｰﾙ･ﾒﾓﾘ及び周辺回路構成

図11.4 ｺﾝﾄﾛｰﾙﾒﾓﾘ周辺ﾌﾞﾛｯｸ図

　　(4）ｺﾝﾄﾛｰﾙ･ﾒﾓﾘの読み出し･書き込み方法
　　　　*ｼﾝｸﾞﾙ･ﾜｰﾄﾞの読み出し,書き込み
　　　　*ｼﾝｸﾞﾙ･ﾜｰﾄﾞの二重書き込み
　　　　*ﾀﾞﾌﾞﾙ･ﾜｰﾄﾞの読み出し･書き込み
　　　　　連続した奇数･偶数番地に同時に異なる内容の読み出し･書き込みを行う。
　　　　　科学演算命令でｱｷｭﾑﾚｰﾀに対する読み出し,書き込みをこの方式で行う。

12.　ﾒｲﾝ･ｺﾝﾄﾛｰﾙ部
12.1　概要
　　　ﾒｲﾝ･ｺﾝﾄﾛｰﾙ部は8.3(1)で述べた処理を行う。
12.2　命令の実行形態
　　　　ﾒｲﾝ･ｺﾝﾄﾛｰﾙ部は命令ｺｰﾄﾞの取り出し,A及びBｱﾄﾞﾚｽの取り出し,ﾊﾞﾘｱﾝﾄの取り出し,AｵﾍﾟﾗﾝﾄﾞのA1及びB2ﾚｼﾞｽﾀへの準備を主として行う。
　　　これをｲﾝｽﾄﾗｸｼｮﾝ･ﾌｪｯﾁと呼ぶ。
　　　その後の処理は、ﾒｲﾝ･ｺﾝﾄﾛｰﾙ部で実行する命令,ﾒｲﾝ･ｺﾝﾄﾛｰﾙ部で準備を必要とする命令,ﾒｲﾝ･ｺﾝﾄﾛｰﾙ部で後処理を必要とする命令等に分けられる。
12.3　論理構成


図12.2 ﾒｲﾝｺﾝﾄﾛｰﾙ部構成図

　　(1）ﾚｼﾞｽﾀ,ｶｳﾝﾀ類の名称
　　(2）論理構成各部の名称
　　　　MR,XR,AR,IR,F1,SRは8.5 (1)を参照
　　　　BS:ﾚｼﾞｽﾀ間の情報転送の中継を行う8字64ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　　　構成上ﾒｲﾝｺﾝﾄﾛｰﾙ部に属するが,ｱﾘｽﾒﾁｯｸｺﾝﾄﾛｰﾙ部,I/Oｺﾝﾄﾛｰﾙ部からも利用する。
　　　　　　特に指定しない限り情報は,1ｸﾛｯｸ(187.5ns)の間だけ保持する。
　　　　RR:ｱｸｾｽするｺﾝﾄﾛｰﾙ･ﾒﾓﾘｱﾄﾞﾚｽを保持するﾚｼﾞｽﾀ。
　　　　BL:ﾘﾛｹｰｼｮﾝを行う際の下位限界を4K単位で示す7ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　BH:記憶保護機構が動作中,ｵｰﾌﾟﾝｴﾘｱの範囲を示す7ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　V3:IRから取り出した直後のｳﾞｧﾘｱﾝﾄ部を保持する1字8ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　VR:ﾁｪｲﾆﾝｸﾞに使用するためのｳﾞｧﾘｱﾝﾄ部を格納する6ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　JR:ｳﾞｧﾘﾝﾄの処理,ｲﾝﾃﾞｲｹｰﾀ類の状態収集,ｺﾝｿｰﾙのﾀｲﾌﾟｲﾝ情報の受付等を行う1字8ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　AF:ｲﾝｸﾘﾒﾝﾄ、ﾃﾞｲｸﾘﾒﾝﾄ操作を行うためのｱﾄﾞﾚｽを保持するための19ﾋﾞｯﾄのﾌﾘｯﾌﾟﾌﾛｯﾌﾟ。
　　　　NS:ｱﾄﾞﾚｽ19ﾋﾞｯﾄのうちYSを下位3ﾋﾞｯﾄとして組み合わせる事のよって次にIRから取り出すべき文字のﾒｲﾝﾒﾓﾘでの番地を示す16ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　PS:ｴｷｽﾄﾗｸﾄ中またはｴｷｽﾄﾗｸﾄ終了直後の命令の命令ｺｰﾄﾞが入っているﾒｲﾝﾒﾓﾘの番地を示す19ﾋﾞｯﾄのﾚｼﾞｽﾀ。
　　　　YS:IRにある命令の取り出し位置(ｷｬﾗｸﾀﾎﾟｼﾞｼｮﾝ)を示す3ｲｯﾄのｲﾝｸﾘﾒﾝﾄ･ｶｳﾝﾀ。
　　　　YX:XRにｾｯﾄされたｲﾝﾃﾞｯｸｽ･ｱﾄﾞﾚｽ又は間接ｱﾄﾞﾚｽのｷｬﾗｸﾀ･ﾎﾟｼﾞｼｮﾆﾝｸﾞを行うｲﾝｸﾘﾒﾝﾄ･ｶｳﾝﾀ。
　　　　XC:XRにｾｯﾄされた関節ｱﾄﾞﾚｽの空ｼﾌﾄの制御を行う2ﾋﾞｯﾄのｲﾝｸﾘﾒﾝﾄ･ｶｳﾝﾀ。
　　　　Module Assign:SRの19.18ﾋﾞｯﾄをﾃﾞｺｰﾄﾞしたﾒﾓﾘ架指定信号。
　　　　Address Counter:ｱﾄﾞﾚｽのｲﾝｸﾘﾒﾝﾄ,ﾃﾞｲｸﾘﾒﾝﾄを行うｶｳﾝﾀ。
　　　　　　　　　　　　±0,±1,±2,±4,±8の加減操作を行うことが出来る。
　　　　Pointer:Ysによってｷｬﾗｸﾀﾎﾟｼﾞｼｮﾆﾝｸﾞされた文字の取り出しを行うｹﾞｰﾄ回路。

12.4　ｲﾝｽﾄﾗｸｼｮﾝ･ﾌｪｯﾁ
　　　一般にｷｬﾗｸﾀﾏｼﾝに於ける命令の取り出しは次の淳順序で行われる。
　　　　1.命令ｺｰﾄﾞの取り出し
　　　　2.*Aｱﾄﾞﾚｽの取り出し
　　　　　*間接ｱﾄﾞﾚｽ処理
　　　　　*ｲﾝﾃﾞｯｸｽ･ｱｲﾃﾑﾏｰｸ修飾処理
　　　　3.*Bｱﾄﾞﾚｽの取り出し
　　　　　*間接ｱﾄﾞﾚｽ処理
　　　　　*ｲﾝﾃﾞｯｸｽ･ｱｲﾃﾑﾏｰｸ修飾処理
　　　　4.ﾊﾞﾘｱﾝﾄ部の処理
　　　　5.命令の実行
　　　ﾓﾃﾞﾙ500では処理速度を上げるために命令取り出し過程に於いても並行処理を行っている。
　　　即ち,IRからの命令ｺｰﾄﾞ,A及びBｱﾄﾞﾚｽ並びにﾊﾞﾘｱﾝﾄ部の抽出動作(これをｴｸｽﾄﾗｸﾄという)に対してA及びBｱﾄﾞﾚｽのｲﾝﾃﾞｯｸｽ修飾並びにAｵﾍﾟﾗﾝﾄﾞの読み出し動作とは並行して行われる。

12.5　主制御部(Main Control)に於ける準備及び後処理
13.　演算制御部(Arithmetic control)
　　　（略）
　　　
14.　入出力制御部(I/O Control)
　14.1　概要
　　(1）ｾｸﾀ構成
　　　　中央処理装置と周辺制御部との間のﾃﾞｰﾀ移送を行うﾘｰﾄﾞﾗｲﾄ･ﾁｬﾝﾈﾙは,6μ/字の移送速度をもつものが2ﾁｬﾝﾈﾙ,12μ/字の移送速度をもつものが2ﾁｬﾝﾈﾙ,接続可能入出力ﾄﾗﾝｸは入力が8ﾄﾗﾝｸ,出力が8ﾄﾗﾝｸで,これが1ｾｸﾀを構成する。
　　　　ﾓﾃﾞﾙ500は基本構成として2ｾｸﾀを有している。
　　　　N1116Aﾁｬﾝﾈﾙﾄﾗﾝｸ付加機構を付加することによりさらに2ｾｸﾀを付加することが出来る。
　　　　ﾃﾞｰﾀ移送は,ﾘｰﾄﾞﾗｲﾄﾁｬﾝﾈﾙをｲﾝﾀｰﾛｯｸすることにより4μ/字,3μ/字及び2μ/字の速度で行うことが出来る。
　　　　各ﾘｰﾄﾞﾗｲﾄﾁｬﾝﾈﾙは16文字を収容するﾊﾞｯﾌｧﾒﾓﾘを持っており上記のﾃﾞｰﾀ移送速度はﾊﾞｯﾌｧﾒﾓﾘと周辺制御部の間の速度である。

　　以下詳細省略

　　(2）ﾃﾞｰﾀ移送方式
　14.2　ﾃﾞｰﾀ移送
　　(1）ﾃﾞｰﾀ移送の概要
　　(2）ｲﾝﾀｰﾌｴｲｽ信号
　　(3）ｲﾝﾀｰﾌﾀｰﾌｪｴｲｽ回路

図14.5　中央処理装置→周辺制御部ｲﾝﾀｰﾌｴイｽ回路

　　(4）ﾃﾞﾏﾝﾄﾞ
　14.3　ﾊﾞｯﾌｧ･ﾒﾓﾘ
　　(1）ﾊﾞｯﾌｧ･ﾒﾓﾘの"語"構成
　　(2）ﾊﾞｯﾌｧ･ﾒﾓﾘの容量
　　(3）ﾊﾞｯﾌｧ･ﾒﾓﾘとﾒｲﾝ･ﾒﾓﾘの対応
　14.4　各周辺装置ﾃﾞｰﾀ移送の例
　　(1）PDT命令によるﾊﾞｯﾌｧﾒﾓﾘへのﾃﾞｰﾀの準備
　　　　ｲ.ﾁｬﾝﾈﾙ･ｲﾝﾀｰﾛｯｸB又はCが指定されていない場合
　　　　ﾛ.ﾁｬﾝﾈﾙ･ｲﾝﾀｰﾛｯｸB又はCが指定されている場合
　　(2）各周辺装置のﾃﾞｰﾀ移送の例(ﾉｰﾏﾙ･ﾓｰﾄﾞ)
　　　　ｲ.磁気ﾃｰﾌﾟ装置(正方向読取り)
　　　　ﾛ.磁気ﾃｰﾌﾟ装置(逆方向読取りで水平ﾊﾟﾘﾃｲ有)
　　　　ﾊ.磁気ﾃｰﾌﾟ装置(書き込み)

図14.25　磁気ﾃｰﾌﾟ装置書き込み動作例の説明図

　　　　ﾆ.ｺﾝｿｰﾙ(入力)
　　　　ﾎ.ｺﾝｿｰﾙ(出力)
　　　　ﾍ.ｶｰﾄﾞ読み取り装置(ｶﾗﾑ･ﾊﾞｲ･ｶﾗﾑ方式)
　　　　ﾄ.ｶｰﾄﾞ読み取り装置(ｶﾗﾑ･ﾊﾞｲ･ｶﾗﾑ方式のDTM)
　　　　ﾁ.ｶｰﾄﾞ読み取り装置(ﾛｰ･ﾊﾞｲ･ﾛｰ方式)
　　　　ﾘ.ｶｰﾄﾞ読み取り装置(ﾛｰ･ﾊﾞｲ･ﾛｰ方式のDTM)
　　　　ﾇ.ｶ高速製表印字装置
　　　　ﾙ.ｶｰﾄﾞ穿孔装置(ﾛｰ･ﾊﾞｲ･ﾛｰ方式)
　　　　ｵ.ｶｰﾄﾞ穿孔装置(ﾛｰ･ﾊﾞｲ･ﾛｰ方式のDTM)
　　　　ﾜ.ｶｰﾄﾞ穿孔装置(ｶﾗﾑ･ﾊﾞｲ･ｶﾗﾑ方式)
　　　　ｶ.ｶｰﾄﾞ穿孔装置(ｶﾗﾑ･ﾊﾞｲ･ｶﾗﾑ方式のDTM)
　　　　ﾖ.磁気ﾃﾞｲｽｸ装置(入力)
　　　　ﾀ.磁気ﾃﾞｲｽｸ装置(出力)
　　(2）ﾏﾙﾁﾌﾟﾚｸｻ･ﾓｰﾄﾞの動作例
　　　　ｲ.ｱﾄﾞﾚｽ･ﾄﾗﾝｽﾌｧ･ﾃﾞﾏﾝﾄﾞ
　　　　ﾛ.ﾃﾞｰﾀ転送方式
　　　　ﾊ.ﾃﾞｰﾀ入力動作の例
　　　　ﾆ.ﾃﾞｰﾀ出力動作の例
　14.5　I/Oｺﾝﾄﾛｰﾙ部の構成
　14.6　ﾃﾞﾏﾝﾄﾞの処理

15.　N1118科学演算付加機構(Scientific Control)
　　　『N1118科学演算付加機構』と云うのは、『十進演算』とは異なって、ＮＥＡＣ２２００シリーズ・モデル５００で初めて採用された『浮動小数点の加減・乗除の二進演算』を実行する、固定長2進演算処理(ｻｲｴﾝﾃｲﾌｨｯｸ･ﾌﾟﾛｾｼﾝｸﾞ)付加機構（オプション）であったので、ＮＥＡＣ２２００シリーズはもとより、ＮＥＡＣコンピューターの歴史で初めての『浮動小数点の加減・乗除の二進演算機構』であった。

　以下略



東北大学に納入された。


日本電気・コンピュータ事業・石井善昭氏【日本電気が1955 年にコンピュータ事業を開始した当初から，その中心人物として同社を牽引してこられた石井善昭氏にインタビューした内容をまとめたものである．】

日本電気・コンピュータ技術本部長・宮城嘉男氏【NEAC シリーズ2200 モデル500 の開発：1964 〜65 年頃，大型計算機の性能競争の中で論理装置の半導体集積回路（IC）化への道は明らかで，トップランナーへの挑戦としてNEAC シリーズ2200モデル500 の開発に取り組んだ．IC の開発に，そしてその実装・配線の設計と製造にまだまったく未開拓だった分野を切り開いて進むことは，覚悟はしてはいたものの筆舌に尽くせない苦難の連続であった．】


筆者注１．　NEAC2200ﾓﾃﾞﾙ500は、IBM社のﾍﾞｽﾄｾﾗｰ･ﾏｼﾝ｢IBM1401｣のｴﾐｭﾚｰﾀ･ﾏｼﾝとしてHoneywell社が開発したH200ｼﾘｰｽﾞをﾉｯｸﾀﾞｳﾝ生産したNEAC2200ｼﾘｰｽﾞの最上位機種としてNEC日本電気が技術の粋を集めて開発した世界初のｵｰﾙIC製ｺﾝﾋﾟｭｰﾀで、１号機は東北大学に納入された。

筆者注２．　本書は,NTT(日本電信電話公社)が運輸省の自動車登録業務として,全国の運輸事務所を結ぶ日本で初めての業務用大規模ｵﾝﾗｲﾝｼｽﾃﾑのﾊｰﾄﾞｳｴｱ,ｿﾌﾄｳｴｱを含めた全面的な業務委託を受けて,日本電気株式会社へ発注したｼｽﾃﾑのうち、NTTのﾊｰﾄﾞｳｴｱ技術者教育を担当することになる武蔵野通研の研究員、鈴鹿学園教官、NTT本社技術局や施設局の調査役等の方々からなる教官に対する一連のハードウエア技術講習の｢中央処理装置｣を担当した筆者がそのテキストとしてまとめたものであり,その後もNECのﾊｰﾄﾞｳｴｱ技術者教育資料として筆者達が活用したものである。

　ﾓﾃﾞﾙ500は,その後,NEAC2200ﾓﾃﾞﾙ700やNTTのDIPS-1（Dendenkosha Information Processing System 1）へと,技術が継承されていった。
また,ﾓﾃﾞﾙ500の浮動小数点の加減・乗除の二進演算を行う『科学演算付加機構』はNECのｽｰﾊﾟｰｺﾝﾋﾟｭｰﾀへと技術が継承されていったもの想像している。

筆者雑感１．運輸省自動車登録ｼｽﾃﾑ(NECのｺｰﾄﾞﾈｰﾑ：Uﾌﾟﾛ)で使用された自動車の登録情報を記録する磁気ﾃﾞｲｽｸは米国のCDC(Control Data)社の高速磁気ﾃﾞｽｸｼｽﾃﾑ装置と呼ばれるもので、装置の冷却は水冷式で,一基で5平方ﾒｰﾄﾙ近くの巨大なものであった。
　CDCは,世界最速のｽｰﾊﾟｰｺﾝﾋﾟｭｰﾀ会社で日本では伊藤忠商事が代理店で,原子力産業会議等がCDCのｽｰﾊﾟｰｺﾝﾋﾟｭｰﾀを導入していた。
　ちなみに、この自動車登録ｼｽﾃﾑは、習志野運輸事務所で初めて運用開始され、その後、全国各地の運輸事務所へと拡大・供用されたのである。

筆者雑感2．ﾓﾃﾞﾙ500の技術習得の一貫として筆者が,検査部門で東北大学へ納入する一号機の完成検査を行っていた時のことである。
　個々の命令検査の時に,いくつかの命令が,実行出来たり,出来なかったりする事象があった。
　図面とｼﾝｸﾛｽｺｰﾌﾟ（ﾃｸﾄﾛの２現象ｼﾝｸﾛ）を睨みながら,布線ﾐｽや図面のﾐｽやﾊﾟｯｹｰｼﾞのﾊﾟﾀｰンﾐｽなどを調べながら、少しずつ調査範囲を狭めて行ったが,どこにも間違いがなかった。
最後に考えられる事は,架内の論理ﾊﾟｹｰｼﾞ内のﾌﾘｯﾌﾟﾌﾛｯﾌﾟに供給されているｸﾛｯｸﾊﾟﾙｽの論理ﾊﾟｯｹｰｼﾞ間でのｽｷｭｰ差しか考えられない,と判断してｱﾘｽﾒﾃｲｯｸｺﾝﾄﾛｰﾙ架の各段に配置されているｸﾛｯｸ･ﾃﾞｲｽﾄﾘﾋﾞｭｰﾀ･ﾊﾟｯｹｰｼﾞのｸﾛｯｸﾊﾟﾙｽのｽｷｭｰ差を測定したところ1～2nsのずれがあるので,筆者の独断で,ｸﾛｯｸ･ﾃﾞｲｽﾄﾘﾋﾞｭｰﾀ･ﾊﾟｯｹｰｼﾞの印刷配線を切断してﾜｲﾔｰ仮配線を半田付けしたところ,実行出来たり,出来なかったりする事象があった命令が安定に動作・稼動する事が確認出来た。
原因は,ｸﾛｯｸ･ﾃﾞｲｽﾄﾘﾋﾞｭｰﾀ･ﾊﾟｯｹｰｼﾞ内でのｸﾛｯｸﾊﾟﾙｽの印刷配線が数ｾﾝﾁ長すぎた事であった。
とりあえず、印刷されたﾊﾟﾀｰﾝを切断してｼｰﾙﾄﾞ線を最短距離でﾊﾟｯｹｰｼﾞの印刷配線の上を横断して半田付けして、応急処置をして検査を継続した。

論理設計ミスではなかったことは、幸いであった。
しかし、ＤＡ（ﾃﾞｻﾞｲﾝ･ｵｰﾄﾒｰｼｮﾝ）により、ﾊﾟｯｹｰｼﾞ内の印刷ﾊﾟﾀｰﾝ設計が自動化されていたが、ﾊﾟｯｹｰｼﾞ内でのｸﾛｯｸﾊﾟﾙｽの到達時間の部分にﾊﾟﾀｰﾝ設計ﾌﾟﾛｸﾞﾗﾑの誤りがあったようだった。
ｸﾛｯｸ･ﾃﾞｲｽﾄﾘﾋﾞｭｰﾀ･ﾊﾟｯｹｰｼﾞの印刷ﾊﾟﾀｰﾝが変更された事はいうまでもない。
参考：1nsは光が真空中で約3.3cm進む時間に相当する。

プリント配線板の上には最大72 個のIC が並べられるんですが，その布線設計が問題でした．プリント配線板は200 種類もあって，その布線設計を人手でやるというのは絶望的なんですね．それで配線パターンを自動発生させるプログラムを組み始めたんですが，なかなかうまくいかないんですよ．IC の位置をあちこち変えて試してみるんですけれど，線の引き残しがたくさん出てきて，その引き残しを人間が手でやるとエラーが出る．そんな具合でこれは塗炭の苦しみだったですね。談：元日本電気・コンピュータ技術本部長・宮城嘉男氏

筆者雑感3．ﾓﾃﾞﾙ500の一号機は東北大学へ納入される事になっていたが、例に漏れず、本機も納期遅れにやきもきしていたところへ、やっとｼｽﾃﾑ検査にたどり着いたものの,どうしても一箇所,しかも致命的な箇所でｴﾗｰになって検査が終了できない事態に関係者一同が悩まされていた。
というのも、検査ﾌﾟﾛｸﾞﾗﾑは作成者等によって正常であることが検証されたので、ﾊｰﾄﾞｳｴｱの設計不良か,ｼｽﾃﾑの基幹部分であるﾓﾆﾀｰﾌﾟﾛｸﾞﾗﾑ（複数のﾌﾟﾛｸﾞﾗﾑを同時に動作させるための管理ﾌﾟﾛｸﾞﾗﾑ）の不良か判別がつかずに検査部門によって何日かが浪費されていた。
　これを見かねた筆者が、夜を徹して解析に当たった結果、ﾓﾆﾀｰﾌﾟﾛｸﾞﾗﾑの些細な箇所のﾌﾟﾛｸﾞﾗﾑ・ﾐｽである事を解明した。
　ﾊｰﾄﾞｳｴｱの不良でなかったことに,関係者は胸をなでおろし,筆者は,銘柄は忘れたが自席で眠らずに待っていた検査部門のトップから頂いた旨いｳｲｽｷｰのﾀﾞﾌﾞﾙを一気に飲み干して、ｿﾌｧｰで深い眠りに着いた懐かしい想い出がある。
　なぜならば,ﾊｰﾄﾞｳｴｱの不良でそれが若し,論理設計ﾐｽであれば,設計変更ということでさらに納期が大幅に遅れることにもなりかねないからである。
NECとは別名Nouki Enki Company.でもある、なんてしゃれ込んでいた（笑）

参考：この頃は、コンピュータの故障に関しては、『ＭＴＢＦ』と『ＭＴＴＲ』が重視されていた。

『ＭＴＢＦ』とは、Mean Time Between Failureの略で、JIS Z 8115信頼性用語によれば, 「修理アイテムの相隣る故障の間の動作時間の平均値」と定義され,. 機械システムや情報システムなどにおける信頼性の評価の重要な指標の一つであり、設計技術者の設計指標の一つでもある。
例えば、ＮＥＡＣ２２００シリーズ・モデル５００では、プリント基板では、CTμL952、CTμL953、CTμL965、CTμL973などといった論理ＩＣの種類毎にその種類毎にそれぞれのＭＴＢＦが計算されており、一枚の基板の使用されているＩＣの種類と数から、そして、抵抗やコンデンサの非論理素子もＭＴＢＦ率向上と基板の集積率向上を目的として複数の抵抗やコンデンサをそれぞれ一個のＩＣパッケージ化して、同様にＭＴＴＲが計算されており、更にプリント配線はその総延長とスルーホールの数からそれぞれにもとずいて、その基板のＭＴＢＦが算出され、それら基板の総数からそのコンピュータのプリント基板全体のＭＴＢＦが算出されており、さらに、電源装置や配線やコネクタ等のＭＴＢＦも同様に算出されており、それらを合算してそのコンピュータシステム全体のＭＴＢＦが算出されていた。

また、『ＭＴＴＲ』とは、Mean Time To Repairの略で、故障から復旧までの時間、修理が終わるまでの時間であり、信頼性の評価のもう一つの重要な指標であり、ＣＥ（customer engineer）の技術レベルの指標の一つでもある。
そこで、『ＭＴＴＲ』短縮を目的として、ＮＥＡＣ２２００シリーズ・モデル５００には『メンテナンス・パネル』が取りつけられていた。
例えば、この『メンテナンス・パネル』には、クロック・パルスを操作スイッチによって一発づつ出せる機能もあった。
本書も、ユーザ現場で故障修理に当るＣＥのＭＴＴR短縮を目指した著作物である。

筆者雑感4．ある日のこと、久しぶりに定時退社をするために、「お先に失礼します。」と声を出してドアのほうに向かったその時、大きな声で係長が『菜翁が旨』さんを呼ぶ大きな声が耳に入った。
　片手に電話を持ったまま、「先方は君を指名しているので、今すぐに大阪へ行ってくれ・・・」ということであった。
　係長と話をしている間に、事務の女性は、直ぐに新幹線の切符を総務部門から手に入れてくれて、当座のお金を係長から借用して、新婚の妻に電話を入れて、東京駅に向かった。
　大阪に着くと、その足で、指定されていた住友銀行本店のコンピューター室に向かった。
　到着後直ちに状況を聞き取って、図面を開いてシンクロスコープで、故障個所を探り始めた。

　数時間後の空が白じむ頃に漸く、故障しているIC基板を見つけて、交換して、コンピューターは正常に動作することを確認して、ユーザーに引き渡すことが出来たのであった。
　「NEAC2200ﾓﾃﾞﾙ500」は、オンラインコンピューターではあったが、住友銀行では、まだ、バッチ処理で利用していたので、救われたものだった。
　帰りに、報告を兼ねて大阪支店に立ち寄ったところ、「ゆっくりして帰ってくれ」といって『日本万国博覧会（大阪万博：EXPO'70）』の入場券をもらったので、せっかくなので、会場に行ってみた。月の石の展示パビリオンなどの人気のある所は数時間の入場待ち・・・というところばかりであったので、すぐに入れるパビリオンを２，３個所見て回ったが、徹夜疲れで、もったいないが、それどころではなかったので、見学は途中でやめて、土産も買わずに新大阪駅に向かって、新幹線は眠れる時間が長い”こだま”を選んで、車中でぐっすり眠って、その日は出社せずにそのまま帰宅した。
　・・・という思い出がある。

　
筆者雑感5．東大の後藤教授の発明によるパラメトロン計算機であったNEAC 1240 が、ルーマニアの経済科学研究所に輸出され、その保守技術の指導に行くＣＥ希望者募集の話が、訓練課長の宮尾氏から朝礼であった。
当時、私は、前述のNEAC2200 M500　の技術訓練の仕事で手が離せない状況であったので、ルーマニア行きには手を挙げなかった。

当時は、カルム（ＫＬＭ）で羽田からアンカレッジ経由でアムステルダムへ行って、そこからパリ行きに乗り換えて、パリからブカレストに入る経路であった。

更に、ブカレストから東京への通信手段は、ブカレストへ行った同僚の帰国話によれば、テレックスをロンドンの住商へ打って、そこで東京へ打ち直す、という方法だったということである。

ちなみに、（１）普通、コンピュータはTrue　とFalseの２値論理であるが、パラメトロンコンピュータは三値の多値論理（Majority operation　：　3入力多数決パラメトロン素子）で動作する。
つまり、入力三値のうち二値が同じほうをTrueとして動作するコンピュータである。

　　　　　　（２）菜翁が旨さんは当時、すでに英検２級を取得していたが、入社時にＮＥＣに提出した履歴書には記載していたが、宮尾課長はその時点では知らなかったようである。
　　　　　　　　　菜翁が旨さんが英検２級を持っていることを後日知った宮尾課長は、ルーマニアに派遣するべきだった、と語っていた。

　　　　　　　　　もっとも、その菜翁が旨さんは、同僚の帰国談を聞いて、自分が派遣されなくて良かった、と、思ったものである。
　　　　　　　　　今でも、思い出すたびに、今の時代ならともかくも、当時の東欧諸国への海外渡航の状況では、ブカレストへは行かなくて良かったと思っている。


①ｺﾝﾋﾟｭｰﾀ博物館（社団法人情報処理学会）
②　コンピュータメインフレーム物語（ＮＥＣ編）』著者：石黒功
③石井善昭氏インタビュー：インタビューア（五十音順）旭寛治　鵜飼直哉　発田弘　山田昭彦
　本稿は，日本電気が1955 年にコンピュータ事業を開始した当初から，そ
の中心人物として同社を牽引してこられた石井善昭氏にインタビューした
内容をまとめたものである．
④宮城嘉男氏インタビュー：インタビューア（五十音順）旭寛治　永田宇征　発田弘　山田昭彦
　国産初の商用トランジスタコンピュータ，国産初の全IC コンピュータを開発し，その後も最先端コンピュータ技術の開発を推進された宮城嘉男氏にお話を伺った。
⑤日本のコンピュータパイオニア 宮城　嘉男
　ＩＰＳＪ（情報処理学会）　コンピュータ博物館
⑥日本のコンピュータパイオニア 金田　弘
　ＩＰＳＪ（情報処理学会）　コンピュータ博物館
⑦日本のコンピュータパイオニア 出川　雄二郎
　ＩＰＳＪ（情報処理学会）　コンピュータ博物館
⑧日本のコンピュータ　メインフレーム 【日本電気】 NEACシリーズ2200モデル500
　ＩＰＳＪ（情報処理学会）　コンピュータ博物館
⑨入出タイプライターを用いたオンライン・ターミナルの設定とそれによるリアルタイム処理の実例
　　柴田久　有馬安春　高橋寛子　柿沼淑彦
　　電波研究所季報　Vol. 19 No. 100　January 1973
⑩東北大学サイバーサイエンスセンター展示室便り④　NEAC シリーズ2200
　　大型計算機センター発足時に導入された日本電気（株）製NEAC シリーズ2200 です。
　　センターで使用した計算機は、このシリーズのモデル500(1969 年〜1971 年)とモデル500/700（1971 年~1976 年）でした
⑪シンクロスコープについて





参考：Wikipedia他
10の 10乗の 100乗　googolplex（グーゴルプレックス）
10の 303～600乗　centillion（センティリオン）
10の 120乗　vigintillion（ビギンティリオン）
10の 114乗　novemdecillion（ノウバンデシリオン）
10の 108乗　octodecillion（オクトデシリオン）
10の 100乗　googol（グーゴル）
10の 96乗　sexdecillion（セクスデシリオン）
10の 90乗　quindecillion（クィンデシリオン）
10の 84乗　quattuoudecillion（クワツーデシリオン）
10の 78乗　tredecillion（トレデシリオン）
10の 72乗　duodecillion（デュオデシリオン）
10の 68乗 無量大数(むりょうたいすう）
10の 64乗 不可思議(ふかしぎ）
10の 60乗 那由他(なゆた）
10の 56乗 阿僧祗(あそうぎ）
10の 52乗 恒河沙(ごうがしゃ）/こうがしゃ
10の 48乗 極(きょく）/ごく
10の 44乗 載(さい）
10の 40乗 正(せい）
10の 36乗 澗(かん）
10の 32乗 溝(こう）
10の 28乗 穣(じょう）
10の 24乗 杼(じょ）/じ/し　Ｙ(yotta:ヨタ）
10の 21乗 Ｚ(zetta:ｾﾞﾀ)
10の 20乗 垓(がい）
10の 18乗 Ｅ(exa:ｴｸｻ)
10の 16乗 京(けい）
10の 15乗 Ｐ(peta:ﾍﾟﾀ)
10の 12乗 兆(ちょう）Ｔ(tera:ﾃﾗ)
10の 9乗 Ｇ(giga:ｷﾞｶﾞ)
10の 8乗 億(おく）
10の 6乗 Ｍ(mega:ﾒｶﾞ)
10の 4乗 万(まん）
10の 3乗 千(せん） ｋ(kilo:ｷﾛ)
10の 2乗 百(ひゃく） ｈ(hecto:ﾍｸﾄ)
10の 1乗 十(じゅう） ｄａ(deca:ﾃﾞｶ)
10の 0乗 一(いち）
10の -1乗 割(わり） ｄ(deci:ﾃﾞｼ)
10の -2乗 分(ぶ） ｃ(centi:ｾﾝﾁ)
10の -3乗 厘(りん） ｍ(milli:ﾐﾘ)
10の -4乗 毛(もう）
10の -5乗 糸(し）
10の -6乗 忽(こつ） μ(micro:ﾏｲｸﾛ)
10の -7乗 微(び）
10の -8乗 繊(せん）
10の -9乗 沙(しゃ） ｎ(nano:ﾅﾉ)
10の -10乗 塵(じん）
10の -11乗 埃(あい）
10の -12乗 渺(びょう） ｐ(pico:ﾋﾟｺ)
10の -13乗 漠(ばく）
10の -14乗 糢糊(もこ）
10の -15乗 逡巡(しゅんじゅん） ｆ(femto:ﾌｪﾑﾄ)
10の -16乗 須臾(しゅゆ）
10の -17乗 瞬息(しゅんそく）
10の -18乗 弾指(だんし） ａ(atto:ｱﾄ)
10の -19乗 刹那(せつな）
10の -20乗 六徳(りくとく）
10の -21乗 虚空(こくう） ｚ(zepto:ｾﾞﾌﾟﾄ)
10の -22乗 清浄(せいじょう）
10の -24乗 ｙ(yocto:ﾖｸﾄ)