ＪＨ９ＤＭＤのTwitter別館

​前編​からの続きになります。
​回路図​どおりに組み上げたのが左の基板写真です。局発ダイオードスイッチだけがこの時裏面に付けていましたので映っていませんが、それでも既製品で一番小さいIC基板(ICB-91)に組み込めています。基板の裏面は銅箔テープを切り貼りして、アース面をなるべく広く作るようにしています。MC145163の分周比設定は本来はDIP-SWかサムホイールSW等で設定すべきなのでしょうが、撮影時はハンダ固定で「N=2500」に設定しています。

---

調整としては送信時においてL1を30.000MHzの最大点に、L2を4倍波の120.000MHzの最大点に調整します。受信に切り替えても109.305MHzでピーク調整し、送受とも同じレベルとなる点を求めます。3倍波と取り違わないよう注意が必要です。L4のVCOコイルはゆっくり回し、LED1が点灯しロック状態となるのを確認します。L3はロックを確認した後、25.000MHzで最大点を取ります。写真は145.000MHzでロックさせたところです。最終的な出力レベルは別途FETによる増幅の後 -7dBmが得られました。VCOの安定性の確保からも緩衝増幅回路は必須となります。基板写真ではupc1651Gが映っています(回路図では割愛していますが)

---

スプリアスが目的波の25MHzほど低い方に観測できます。局発漏れと思われますが -40dB程度ですので、送信・受信時とも、フィルターをかますことで、さほど問題にはならないでしょう。基板自体を大きめにし、プリント基板化することで、かなり改善されるとは思います。
またチャンネル変更時や送受切り替え時にロックのかかり具合による耳障りな「ノイズ」がみられましたが、VCO周りの適性化やループフィルタの定数の微調整で、逃れることが出来ました。

---